关于RF射频无源晶振PCB走线注意事项，晶诺威科技归纳如下：

射频无源晶振的PCB走线，核心思路是 “短、近、净、包、对称” ，以最大限度地减少寄生效应和电磁干扰。由于无源晶振两端是高阻抗起振节点，PCB的走线布局会直接影响其频率稳定度、起振裕量，甚至关乎射频通信能否成功。

下面用一个示意图和关键点来拆解：

关键设计要点详解如下：

1、布局“近”与“远”

靠近芯片：晶振应尽可能靠近主控芯片（RF IC）的时钟引脚，走线长度建议控制在10mm以内。

远离干扰源：晶振和其走线要远离射频主信号线（RF Trace）、天线、电源模块和高速数字信号线，避免相互串扰。

2、走线“短、等、同层”

短而直：两引脚间的走线要尽量短，避免使用过孔（via），因为过孔会增加寄生电感和电容。

等长对称：两条走线应尽量等长，以“假差分”的形式紧挨着走，保证阻抗对称。

同层走线：确保晶振及走线下方有完整的参考地平面，严禁跨分割。

3、“净”空处理（与有源晶振的关键区别）

下方挖空：无源晶振本体及其焊盘正下方的所有层（包括地平面）必须挖空处理，不铺铜、不走线。这是为了避免PCB寄生电容影响振荡频率和起振裕量。

4、负载电容布局

先过电容：走线时应遵循 IC → 负载电容 → 晶振 的顺序，先经过电容再到晶振。

紧邻放置：两个负载电容要靠近晶振摆放，并且其接地端应就近、独立地打过孔到地平面，缩短回流路径。

5、包地“屏蔽”

外围护环：在晶振外围敷设一圈接地铜皮，并打上一圈接地过孔（接地护环），形成屏蔽，抑制外界干扰。

特别提醒：

以上是通用设计准则，不同芯片对晶振的驱动能力不同。最终设计务必以所用芯片数据手册（Datasheet）或硬件设计指南（Layout Guide）中的官方要求为准。