无源晶体谐振器的起振电容怎么选？ 无源晶振的匹配电容（俗称起振电容/外接电容/对地电容）不能凭经验随意选，核心原则是：让电路加在晶振两端的等效负载电容，等于晶振规格书中标称的负载电容（CL）。 计算公式与核心步骤 实际负载电容由外接电容和电路板的寄生电容共同决定。假设两端外接电容相等（C1= C2）…

时间：2026/10/29

晶体ESR增大,其激励功率DL会降低吗？ 答：不一定会降低，甚至在同一个振荡电路里，ESR（等效串联电阻）增大后晶体的实际激励功率（DL, Drive Level）往往会升高。 公式： DL（Drive Level）= I² × ESR 其中 DL 是激励功率/驱动功率，I 是流过晶体的电流有效值，…

时间：2026/10/28

布局的时候晶振离接口远还是近？ 晶振要尽量远离板边和外部接口。因为时钟噪声如果耦合到接口线上，会通过线缆辐射出去，这在EMC测试中是常见的超标原因。通常建议晶振距离板边至少1厘米以上，距离高速连接器、I/O接口至少2到3厘米，具体距离要看时钟频率和接口类型。

时间：2026/10/27

（77.503KHz音叉型2*6圆柱晶体产品图） 关于晶诺威科技产77.503KHz音叉型圆柱晶体，介绍如下： 关键参数： 晶振类型：叉型石英晶体谐振器、Tuning Fork Crystal Resonator、kHz晶体 标称频率：77.503kHz 尺寸：2mm*6mm 晶振料号：G20775…

时间：2026/10/26

晶振的负载电容为什么要就近接地？ 负载电容的接地引脚如果走很长的线才到地过孔，这段走线上的寄生电感会和电容一起构成谐振回路，反而增加辐射。就近接地的目的是让晶振—负载电容—地—晶振这个环路面积尽量小，环路越小，对外辐射越弱，也越不容易受到外界干扰。

时间：2026/10/26

（无源晶振24MHz输出波形：正弦波） 晶振周围的接地过孔为什么要打那么密？ 接地过孔围栏的作用是形成半屏蔽腔，把晶振的辐射限制在局部区域。过孔间距过大的话，高频分量会从过孔之间"漏"出去。经验上过孔间距不超过最高关注频率对应波长的二十分之一，对于几百兆赫兹的谐波，3到5毫米间距是常用值，具体还要看…

时间：2026/10/25

关于影响晶振起振及/或频偏的杂散电容Cs详解如下： 杂散电容 Cstray 杂散电容是电路中天然存在的寄生参数。在实际设计中，杂散电容通常落在3pF~5pF之间，一般以3pF作为初始估算值。 在导体(走线/地)、距离以及介质(PCB/空气)，就会形成电容。杂散电容通常可近似看作由平行板结构和边缘电场…

时间：2026/10/24

多层板有完整地平面，晶振在表层，内层走信号线可以吗？ 答：内层有完整地平面做参考的话，晶振的大部分电场会终止在地平面上，对下层信号的耦合会小很多。但还是建议晶振正下方区域尽量不要走敏感信号线，特别是时钟、复位、模拟采样这类。如果非要走，建议在晶振和信号层之间多一层完整地平面做屏蔽。

时间：2026/10/23

正确叫法是四角晶振还是四脚晶振？ 答：正确的叫法是四脚晶振。 “脚”在这里指元器件的引脚（pin），“四脚”就是有四个引脚，这是电子元器件领域的标准说法，比如“双脚”“八脚”芯片等。而“角”通常指形状上的角或方位，用“四角”来描述引脚数量不符合行业习惯，容易产生歧义。 所以规范的叫法是四脚晶振。如下…

时间：2026/10/22

  有源晶振接地脚为何必须接地？ 有源晶振（Active Crystal Oscillator）的接地脚（GND）必须可靠接地，根本原因在于它不仅仅是一个“参考地”，而是内部电路正常工作、信号完整性和电磁兼容性的生命线。有源晶振的接地脚不是“可选”的，接地质量直接决定了时钟信号的频率精度、…

时间：2026/10/21