寄生电容Cstray对STM32芯片32.768K晶振影响是什么？

答：寄生电容对32.768kHz晶振频率的影响是决定性的，绝不是一个可以忽略的小问题。影响主要体现在两个方面：直接导致频率偏差和可能使晶振无法起振。

1、 频率偏差：产生“ppm级”的误差

寄生电容（Cstray）是计算晶振实际负载电容（CL）的关键参数。晶振的标称频率是在特定负载电容下测得的，如果实际负载电容与标称值不符，频率就会发生偏移。

STM32手册中给出了一个典型的计算案例：

计算公式：CL = (CL1 × CL2) / (CL1 + CL2) + Cstray

这里的 Cstray 就是包括芯片引脚和PCB走线在内的寄生电容，典型值在 2pF 到 7pF 之间。

一个量化的例子：如果选择了一颗负载电容 CL = 6pF 的晶振，而实际寄生电容 Cstray = 2pF，那么外部匹配电容 CL1 和 CL2 就需要各用 8pF。

可见，若忽略或不准确估算寄生电容，将直接导致实际负载电容偏离晶振的标称值，从而产生频率误差（频偏）。这种偏差会直接影响RTC（实时时钟）的走时精度，造成每天数秒甚至更长时间的累积误差。

2、 起振失败：最严重的后果

如果因寄生电容估算不准，导致选用的晶振负载电容与芯片驱动能力严重不匹配，极端情况是晶振电路根本不会起振。

一个典型的例子是，若选择了负载电容为 12.5pF 的晶振，而芯片手册明确规定，考虑到寄生电容后，推荐使用负载电容CL ≤ 7pF的晶振。强行使用12.5pF的晶振，即使能起振，也处于临界状态，极易受温度和电压影响而停振。

设计实战建议

1、优先查阅手册：

STM32的参考手册明确建议，为LSE（32.768kHz）选择晶振时，其负载电容应≤ 7pF。

2、估算寄生电容：

PCB设计时，将晶振与MCU引脚紧挨放置，走线尽量短且对称，可将寄生电容Cstray控制在2-5pF的较低水平。

3、匹配电容计算：

在已知晶振负载电容 CL 和估算出 Cstray 后，外部匹配电容的理论值约为 CL1 = CL2 = 2 × (CL – Cstray)。

务必预留电容位置，以便在频率测试后，通过微调匹配电容来将频率“拉”回标称值。