关于影响晶振起振及/或频偏的杂散电容Cs详解如下：
杂散电容 Cstray
杂散电容是电路中天然存在的寄生参数。在实际设计中，杂散电容通常落在3pF~5pF之间，一般以3pF作为初始估算值。
在导体(走线/地)、距离以及介质(PCB/空气)，就会形成电容。杂散电容通常可近似看作由平行板结构和边缘电场共同形成的电容。
如图所示：
负载电容 CL
晶振的产品手册中给出的负载电容CL是晶振在标称频率下正常工作的关键参数。在典型的Pierce振荡电路中，当两侧电容采用对称设计(C1=C2=C)时，实际负载电容不仅取决于外接电容，还受到杂散电容Cstray的影响。
假设晶振的CL为18pF，估算杂散电容为3pF，通过计算得到外接电容30pF。但如果实际杂散电容高于预期，这一计算结果就会偏离真实需求。
什么时候杂散电容会超过3pF?
杂散电容超过3pF是非常常见的情况，例如：
- MCU引脚电容较大，理想中是2pF，但是实际项目中可能会达到4~7pF。
- 当晶振与MCU之间距离较远时，走线长度带来的分布电容会迅速增加。每增加1cm走线，就可能增加0.2~1pF的额外电容。
- 在多层PCB中，如果晶振信号线紧贴地平面或电源层，还会形成类似平板电容的结构，这种耦合效应在四层及以上板子中尤为明显。
- 较大的焊盘设计或不合理的外接电容布局，也会进一步放大寄生效应。
杂散电容的影响
杂散电容对不同类型的晶振影响不同。对于无源晶振，它会改变等效负载电容，从而影响振荡频率、起振条件及稳定性；当负载电容偏大时，可能导致频率偏移甚至起振困难。
