有源晶振是否可以一驱二？
答：通常可以。一个有源晶振通常能够驱动两个芯片，但前提是晶振的驱动能力（输出负载）足够，并且需要关注信号质量与布线。
有源晶振的输出端本质是一个缓冲放大器，其带负载能力有限。你需要查阅晶振的数据手册，确认其标称的输出负载（通常以pF或TTL负载数表示）。
多数普通有源晶振的标称负载为15pF，如果两个芯片时钟输入脚的等效电容之和加上PCB走线寄生电容接近或超过此值，信号边沿可能变缓、幅度降低，导致误触发。
如果驱动能力不足，应更换为负载能力更强的型号（例如30pF或50pF输出负载的晶振），或者使用时钟分配缓冲芯片。
| 项目 (Items) | 最小值 (Min.) | 典型值 (Type) | 最大值 (Max.) | 单位 (Unit) | 备注 (Notes) |
|---|---|---|---|---|---|
| 1. 标称频率 (Nominal Frequency, FL) | 4.000000 | MHz | |||
| 2. 输出波形 (Output Waveform) | CMOS | CMOS | CMOS | ||
| 3. 频率容差 (Frequency tolerance) | -20 | +20 | ppm | @ 25°C±3°C | |
| 4. 电源电压 (Supply voltage) | 4.5 | 5.0 | 5.5 | V | Vdd |
| 5. 温度稳定性 (Temperature stability) | -20 | +20 | ppm | @ -40°C~+85°C | |
| 6. 工作温度范围 (Operable temperature range) | -40 | +85 | °C | ||
| 7. 输出负载 (Output load) | 50 | pF | |||
| 8. 输出高电平 (Output Voltage High) | 90% Vdd | V | VoH | ||
| 9. 输出低电平 (Output Voltage Low) | 10% Vdd | V | VoL | ||
| 10. 对称性 (Symmetry) | 45 | 50 | 55 | % | |
| 11. 电流消耗 (Current consumption) | 10 | mA | |||
| 12. 上升/下降时间 (Rise & Fall time) | 5 | ns | |||
| 13. 启动时间 (Start-up time) | 5 | ms | |||
| 14. 使能高电压 (Enable Voltage High) | 70% Vdd | V | Vhi | ||
| 15. 禁用低电压 (Disable Voltage Low) | 30% Vdd | V | Vlo | ||
| 16. 存储温度范围 (Storage temperature range) | -40 | +85 | °C | ||
| 17. 相位抖动 (Phase Jitter, 12KHz~20MHz) | 1 | ps | |||
| 18. 老化率 (Aging) | -3 | +3 | ppm/Year | 第一年 @ 25°C |
更稳妥的方案
如果两个芯片对时钟质量要求较高、走线较长，或者晶振驱动能力余量不大，建议使用时钟缓冲器/分配器芯片。这能将一路时钟信号复制并增强为多路独立输出，从根本上隔离负载影响，是更可靠的设计。
