一、晶体与有源晶振的区别
| 项目 | 晶体（无源晶振、晶体谐振器） | 有源晶振（晶体振荡器） |
|---|---|---|
| 内部结构 | 仅石英晶体 | 石英晶体+振荡器电路+输出缓冲 |
| 典型引脚 | 2脚、3脚或4脚 | 4脚或4脚以上 |
| 是否直接输出时钟 | 否 | 是 |
| 外部匹配 | 通常需要C1/C2 | 建议增加供电去耦和端接 |
| 优势 | 低成本，需要正确匹配电路 | 提供额定电压就可以起振 |
| 关键风险 | 负载电容、阻抗、布线 | 电平高低、输出波形、相噪参数 |
二、无源晶体关键参数
| 参数 | 含义 | 工程关注点 |
|---|---|---|
| 标称频率 | 目标工作频率 | 匹配芯片与协议 |
| 频率容差 | 初始频率误差（调整频差@25℃） | 常见±10ppm、±20ppm、±30ppm |
| 温度频差 | 温度变化引起漂移（如@-40~+85℃） | 工业、车规重点关注 |
| 负载电容CL | 规定负载 | 决定C1/C2与频率拉偏 |
| ESR | 等效串联电阻 | 越大越难起振 |
| 驱动功率 | 晶体允许激励功率 | 过大导致晶振发烫损坏；过小导致不振或起振困难 |
| 老化率 | 频率随时间变化 | 高精度系统需计入 |
| 封装尺寸 | SMD7050/5032/3225/2016/1612/1210 | 体积越小通常ESR越高、功率越低 |
三、有源晶振关键参数
| 参数 | 说明 | 主要风险 |
|---|---|---|
| 供电电压 | 1.2/1.8/2.5/2.8/3/3.3/5V | 电压与逻辑不匹配 |
| 输出电平 | 单端输出：CMOS方波/Clipped Sine Wave削峰正弦波
差分输出：LVDS/LVPECL/HCSL |
端接和偏置不同 |
| 占空比 | 常见45% ~ 55%（@理想值50%） | 高速采样可能敏感 |
| 抖动 | 时钟边沿短期变化 | 高速接口和ADC关键 |
| 相位噪声 | 载波附近噪声 | 无线和精密仪器关键 |
| 启动时间 | 上电到稳定输出 | 快速唤醒系统关键 |
| OE/Standby | 输出使能或待机 | 通常引脚#1，接地或悬空状态要确认 |
四、选型步骤
1. 确定器件类型：无源晶体、常规有源晶振、TCXO温补晶振、OCXO恒温晶振或VCXO压控晶振。
2. 依据芯片数据手册、参考设计和协议确定频率。
3. 无源晶体确认CL、ESR、驱动功率、基频/泛音及封装。
4. 有源晶振确认供电电压、输出波形、占空比和相噪参数。
5. 核算初始容差、温漂、老化和负载误差。
6. 确认工作温度、焊接条件和可靠性等级。
7. 完成高低温、低压、快速重启、批量启振和EMC验证。
五、常见选型案例
案例1：8MHz工业MCU
选8MHz基频晶体，-40℃～85℃，初始容差≤±20ppm；确认CL、最大ESR和负阻裕量。
案例2：32.768kHz RTC
若总误差20ppm，理论走时误差约1.73秒/天，约10.5分钟/年。
案例3：25MHz以太网PHY
确认晶体模式或外部时钟模式，测试高低温链路与误码。
案例4：GNSS模块
使用指定频率TCXO温补晶振，重点看温度稳定度、相位噪声、功耗和启动时间。
案例5：100MHz FPGA时钟
选择匹配电源和电平的有源晶振，关注抖动、占空比和端接。
六、无源晶振常见故障及排查
| 故障现象 | 可能原因 | 排查方向 |
|---|---|---|
| 完全不起振 | 模式错误、ESR大、焊接不良、CL过大 | 核对料号、焊接、CL、负阻 |
| 偶尔不起振 | 裕量不足、低温ESR上升 | 做低温低压批量测试 |
| 频率偏高 | 负载电容偏小 | 适当增大C1/C2 |
| 频率偏低 | 负载电容偏大 | 适当减小C1/C2 |
| RTC走时异常 | CL不匹配、漏电、温漂 | 清洁板面并测频 |
| MCU偶发死机 | 时钟干扰、电源噪声 | 检查布局和供电 |
| 测试时停振 | 探头电容影响 | 改用低电容探头 |
| 替换后失效 | CL、ESR、模式或引脚不同 | 不可只按频率封装替代 |
晶振选型不能只看频率和封装。无源晶体要同时评估负载电容、ESR、负阻裕量、驱动功率和PCB寄生；有源晶振则要确认供电、输出电平、抖动、相位噪声和端接。最终应通过高低温、低电压、批量启动、通信稳定性和EMC测试闭环验证。
