2024-09-29

有源晶振一般带多少负载？ 答：常规有源晶振负载（OUTPUT LOAD）为15pF，最多可带两个芯片。此外，晶诺威科技也可以提供负载为30pF及50pF的晶体振荡器，需定制。 如下图所示：  

2024-09-26

怎样降低晶振幅值？ 答：如果晶振辐射过高，可先尝试增加一个串联电阻（Rd）来降低幅值，一般串联电阻为几十欧姆。

2024-09-23

晶振外接负载电容范围一般是多少pF？ 答：外接负载电容通常指的是无源晶振的两个匹配电容，其选值范围分别为6pF~33pF。一般等值选取。 注： 如果外接电容选择错误，可能造成晶振起振困难、不起振或频偏超差。因此，在常见的无源晶振应用电路中，匹配电容的选取非常关键。

2024-09-21

（OSC OUTPUT LOAD NG ） （OSC OUTPUT LOAD OK） 影响有源晶振输出幅值强度的是哪些参数？ 答：有源晶振的输入电压和输出负载均会影响其输出幅值强度。另外，有源晶振的IC型号，测试电路长度及内置晶体本身电阻大小也会影响其输出幅值的强度。 拓展阅读： 一、有源晶振的结构…

2024-09-10

关于芯片STM32F103中LSE（低速时钟）32.768KHz晶振的选取，晶诺威科技解释如下： 低速外部时钟 对于LSE，在STM32F103x8B_DS_CH_V10中说明如下： 低速外部时钟(LSE)可以使用一个32.768kHz的晶体谐振器构成的振荡器产生。在应用中，谐振器和负载电容必须尽可…

2024-09-09

（该芯片推荐晶振负载电容为：最小值5pF，典型值7pF，最大值9pF） 关于芯片对晶振外接匹配电容的配置要求，需要仔细阅读芯片手册相关内容。 举例：某款芯片对晶振外接电容配置说明如下： On-chip default connected capacitance including reference…

2024-09-08

无源晶振串联电阻一般选取多大？ 答：如果晶振电路不存在来自MCU的激励功率过驱，则无需串联电阻（阻尼电阻）。因为串联电阻意味着在晶振起振电路中额外增加了阻抗，其值过大可能造成晶振起振慢或停振。 如果晶振起振电路确实存在过驱现象，造成输出波形畸变，可以串联几十欧姆的电阻。晶诺威科技建议串联电阻具体数值…

2024-09-07

晶振电阻大不利于驱动吗？ 答：是的，晶振电阻越大，起振越困难。如果晶振电阻严重超差，则会造成晶振无法起振。因此在晶振选型时，请关注IC手册对晶振等效串联电阻（ESR）大小的要求，如：小于30欧姆。

2024-09-06

晶体频率及射频频点 MRF521 采用单端晶体振荡电路（密勒振荡电路，这种应用较少），晶体振荡所需的负载电容集成于芯片内。推荐使用精度在为±20ppm，等效电阻小于60Ω，负载电容为15pF的晶体谐振器。所需注意的是，由于不同封装规格的晶体存在着寄生电容差异，请用户选用晶体谐振器时注意评估，避免由于…

2024-09-05

  有源晶振需要串联电阻吗？ 答：在有源晶振应用电路中，一般不需要串联电阻。 如上图所示： 当发生信号反射或/及信号完整性受损时，可以尝试增加一个低阻值串联电阻，选值一般为几十欧姆，如20~50欧姆。