电路中用不同频率晶振是为什么？

在电路中使用不同频率的晶振，核心原因只有一个：不同的电子系统或模块，需要不同的时钟频率来协同工作。具体来说，包含以下几个关键方面：

1、 匹配不同器件的需求

不同的芯片或功能模块，有其固有的工作频率范围或标准接口时钟要求。例如：

MCU/CPU：常见的微控制器可使用4MHz、8MHz、16MHz等，经过内部锁相环（PLL）倍频后得到更高主频（如几百MHz）。

USB通信：必须使用精确的12MHz或24MHz晶振，才能通过内部电路精确产生48MHz的USB时钟。

音频解码：常采用12.288MHz、16.9344MHz等频率，便于精确生成44.1kHz、48kHz等音频采样率，避免时钟抖动。

以太网：需要25MHz晶振来产生125MHz的MAC接口时钟。

实时时钟（RTC）：专门用32.768kHz晶振，其2^15次分频后正好得到1秒周期，低功耗且适合计时。

2、 实现特定的时序控制和同步

在一些通信总线中，晶振频率决定了数据传输速率和时序精度。例如：

CAN总线：控制器需要8MHz或16MHz晶振来精确产生500kbps、1Mbps等位时序。

无线模块：LoRa、Zigbee等需要几十MHz的晶振来校准射频载波频率。

3、 平衡功耗与性能

高频晶振耗电更高。许多便携设备采取双晶振策略：

用32.768kHz在睡眠模式下维持时钟和定时唤醒（微安级功耗）。

用MHz级晶振（如16MHz）在工作时提供高性能。

系统根据负载动态切换晶振或通过PLL调整频率。

4、 抑制电磁干扰（EMI）

高次谐波会造成辐射超标。选择特定频率晶振可避免干扰敏感频段。例如：

车载电子可能倾向于使用非整数倍于广播频段的晶振频率。

若某电路对500kHz干扰敏感，会选择如3.579545MHz这样的“非典型”晶振，使其谐波避开该频点。

5、 经济与兼容性考量

市面上存在大量标准化频率，采购成本低、供货稳定。常见系列包括：

低频：32.768kHz、1MHz、2MHz、4MHz

中频：8MHz、12MHz、16MHz、24MHz、25MHz

高频：26MHz、40MHz、50MHz（常用于无线通信）

实际电路案例：一块典型嵌入式板卡的晶振分配

主控芯片：配25MHz晶振 → 内部PLL产生核心频（如800MHz）

以太网PHY：配25MHz晶振 → 提供125MHz接口时钟

音频Codec：配12.288MHz晶振 → 生成44.1kHz音频时钟

RTC备用：配32.768kHz晶振 → 断电后系统仍走时

重要澄清：晶振频率 ≠ CPU主频

现代CPU主频高达几GHz，并非直接由MHz级晶振倍频而来。主控外接的晶振（如24MHz）仅作为基准参考源，芯片内部通过PLL锁相环将其倍频到所需高频，可有效减少外部时钟走线带来的干扰和功耗。