如何用最简单的方法初步判定晶振不良？建议如下： 对于两引脚晶振，要确定“两脚通”。若不通，则晶振必然不良。另外，任何一个引脚与晶振金属外壳不能导通。若导通，可判定为晶振不良。   对于三引脚晶振，要确定“两侧引脚通”。若不通，则晶振必然不良。另外，若侧脚（左侧脚或右侧脚）与中间脚通，则晶振…

时间：2022/07/21

晶振下方可以走线吗？ 答：不可以！ 晶振下方不可以走线。另外，晶振布放和走线同IC应在相同层（走线过程不能隔断,不要过孔换层）。时钟线路尽量短,防止形成发射天线，引发信号之间干扰。

时间：2022/07/19

首先，无源晶振自身存在不同的频率精度及误差。若在实际应用中发现无源晶振输出频率偏差过大，不能满足需求，建议首先对无源晶振个体进行测试。一般情况下，无源晶振的频率精度一致性通常会小于±10ppm。 在此，请关注以下指标（可选）： 调整频差：±10ppm、±20ppm、±30ppm 注：调整频差通常指的…

时间：2022/07/18

寄生的含义就是本来没有在那个地方设计电容，但由于布线之间总是有互容，互容就好像是寄生在布线之间的一样，所以叫寄生电容，又称杂散电容。 寄生电容本身不是电容，根据电容的原理我们可以知道，电容是由两个极板和绝缘介质构成的，那么寄生电容是无法避免的。比如一个电路有很多电线，电线与电线之间形成的电容叫做寄生…

时间：2022/07/18

（无源晶振电路） 我们都知道，当汽车起步时受到的阻力越大（比如由自身重力或地面摩擦力引起等），或当我们提供给它的动力越小时，汽车起步就会越慢。其实晶振起振慢和汽车起步慢是一个道理： 无源晶振的起振时间在很大程度上依赖于晶振的特性和电路布局。在施加正常的激励功率之下，串行等效电阻(ESR)过大和外围电…

时间：2022/07/15

无源晶振的PIN1脚可以接地吗？ 答：一般情况下不可以。   无源晶振PIN1与PIN3脚为频率输入脚和频率输出脚，这两个脚没有方向性，也没有正负极之分，因此接入电路时，焊接反了没关系。无源晶振PIN2与PIN4脚与晶振金属外壳连接，为接地脚。 必须提醒的是，在皮尔斯振荡电路中一旦PIN1…

时间：2022/07/14

（无源晶振与CPU连接图）   CPU需要复杂的时序电路完成不同的指令功能。一般时钟信号可以由两种信号产生：一种是内部方式，利用芯片内部的振荡电路，产生时钟信号；另一种为外部方式，时钟信号由外部引入，时钟晶振就是芯片的外部时钟信号源。 （分频电路图解） 时钟晶振的主要作用是通过分频电路向显…

时间：2022/07/13

一颗晶振能为多个芯片同时提供参考时钟信号吗？ 举例：在某款控制主板上有CPU、CPLD、网络处理ASIC、时钟发生器等多颗芯片，都需要25MHz的参考时钟信号，可以选择的方案有： 方案1： 选择一颗晶振同时为几个芯片提供参考，这种方案很大的弊端是时钟信号完整性问题（如晶诺威科技产常规有源晶振的负载为…

时间：2022/07/11

对于数字电路来说，VCC是电路的供电电压,VDD是芯片的工作电压(通常Vcc>Vdd)。有些IC既有VDD引脚又有VCC引脚，说明这种器件自身带有电压转换功能。VSS是接地点。 VCC：C=circuit 表示电路的意思, 即接入电路的电压 VDD：D=device 表示器件的意思, 即器件内…

时间：2022/07/11

差分信号中间一般是不能加地线。因为差分信号的应用原理最重要的一点便是利用差分信号间相互耦合(coupling)所带来的好处，如flux cancellation，抗噪声(noise immunity)能力等。若在中间加地线，便会破坏耦合效应。 附：MEMS差分振荡器SiT9121主要参数: 频率范围…

时间：2022/07/10