CMOS输出的晶振能接LVTTL逻辑吗？ 可以，但通常需要串联一个电阻。 一、电平标准回顾 CMOS输出晶振： 通常指输出电平符合CMOS逻辑标准的晶振。对于3.3V供电的晶振，其输出高电平（Voh）非常接近3.3V，低电平（Vol）非常接近0V。它的输出驱动能力较强，边沿非常陡峭。 LVTTL输入…

时间：2025/11/08

无源晶振改有源晶振后，原芯片输出脚要接什么？ 答：XTAL_OUT（原输出脚）悬空或接地。 解释如下： 关于悬空还是接地处理，具体取决于芯片要求： 1、部分芯片要求此脚悬空（如STM32的OSC_OUT）。 2、某些设计可能需要通过一个小电容（如10pF）接地，以降低噪声干扰。 原芯片晶振输入引脚的…

时间：2025/08/06

  有源晶振需要串联电阻吗？ 答：在有源晶振应用电路中，一般不需要串联电阻。 如上图所示： 当发生信号反射或/及信号完整性受损时，可以尝试增加一个低阻值串联电阻，选值一般为几十欧姆，如20~50欧姆。

时间：2024/09/05

关于石英晶体振荡器(OSC)及其周围电路噪声(noise)发生源问题，晶诺威科技分析如下： 一般情况下，在石英晶体振荡器提供时钟信号的电路中，噪声(noise)发生源分为三大类：输出线路、电源线及石英晶体振荡器(oscillator)。 解释： 1、来自输出线路的噪声 来自输出线路的噪声是指输出线路…

时间：2024/05/09

关于数字电路中信号异常及可能原因，晶诺威科技归纳如下: 1、幅值异常 波形不稳定，导致无法判定高低电平。 可能原因： 负载太大 走线过长 驱动太小 电平异常 2、过冲/回冲 方波过冲/回冲过高。超出正常电平10%。 可能原因： 驱动过高 存在反射 自激振荡 检查去耦 避免晶体振荡器输出波形失真的对策…

时间：2023/12/13

有源晶振需要加负载电容吗？ 答：一般情况下，有源晶振应用电路中不需要加负载电容。 注：常规有源晶振内部石英晶体的负载电容为15pF，也有少数有源晶振为30pF或50pF。 举例：有源晶振应用电路范例如下： 注：若#1无需其使能（EN）功能，可悬空处理。 在有源晶振应用电路中，内部振荡电路已经完成最佳…

时间：2023/12/12