无源晶振布线设计

  • 晶振布线为何要加粗？
    晶振布线为何要加粗？ 答：减少晶振信号来自电路的干扰，因为电路过细，电阻会增大，电流会趋于不稳定，容易造成杂讯。 解释： 晶振线路加粗和尽量缩短与芯片之间距离是一个目的，就是减少信号电路中的阻抗及干扰，保障晶振频率信号传输后的精准性及稳定性。 电磁干扰对晶振性能的影响原因  1、电磁场中的电流感应：…
    时间：2023/08/24
  • 24MHz无源晶振EMC辐射超标问题分析与建议
    （4引线无源晶振与2引线无源晶振包地图示） 晶诺威科技关于24MHz无源晶振EMC辐射超标问题，分析与建议如下： 问题描述 某款触屏控制电路板，由于其外置无源贴片晶振SMD3225-4P 24MHz晶振布线不合理，导致EMC辐射超标。 原因分析 EMC三要素是干扰源，被干扰对象和干扰路径。而晶振作为…
    时间：2023/06/15
  • 芯片手册要求晶振负载电容是8pF是什么意思？
    芯片手册要求晶振负载电容是8pF是什么意思？ 答：意思是说在晶振选型时，请选择负载电容CL=8pF的石英晶体谐振器，即无源晶振。 解释： 在无源晶振选型时，负载电容CL为无源晶振重要电气参数之一。常见负载电容有6PF、8PF、9PF、12.5PF、9PF、12PF、15PF、18PF、20PF等多种…
    时间：2023/05/26
  • 三防漆导致无源晶振不起振怎么办？
    如果三防漆导致无源晶振不起振，晶诺威科技分析原因如下： 原因分析： 1、三防漆可能改变晶振的热传导特性，影响其温度稳定性。需评估温度变化下的性能。 2、确认无源晶振匹配电容是否正确。三防漆可能增加晶振的负载电容，导致频率轻微偏移。设计时应考虑这一因素。 建议改善措施： 1、确认三防漆本身品质是否合格…
    时间：2023/05/20
  • 四脚及两脚无源晶振布线图例
    四脚及两脚无源晶振焊盘图： 四脚及两脚无源晶振内部结构图：     在PCB布线时，为了避免晶振输出的频率信号受干扰或减弱，建议无源晶振（晶体谐振器）的一对信号线要走成类差分的形式，走线尽量短、且要加粗并进行包地处理，效果如下图所示： 注：无源晶振的两个管脚（信号输入脚与信号输出…
    时间：2023/04/05
  • 晶体布线设计指南
    Crystal Printed Circuit Board (PCB) Design Guidelines晶体布线设计指南 Connect the crystal and external load capacitors on the PCB as close as possible to the …
    时间：2022/10/14
  • PCB板时钟晶振及相关元件布线原则归纳总结
    1、晶振电路连线精简原则 连线精简，尽可能短，力求线条简单明了。 2.晶振电路安全载流原则 铜线的宽度应以自己所能承载的电流为基础进行设计，铜线的载流能力取决于以下因素：线宽、线厚（铜铂厚度）、允许温升等。 3.晶振电路电磁抗干扰原则 电磁抗干扰原则涉及的知识点比较多，例如铜膜线的拐弯处应为圆角或斜…
    时间：2020/10/19
  • 如何减少辐射对时钟信号的干扰？
    晶振在电路板中起到提供时钟信号的关键作用。我们在布线时应该优先设计晶振的位置，以规避时钟受周围信号干扰而导致电路板上电不良之隐患。 1、有正弦波输出的贴片晶振，输出负载为10k;如果10k的负载能力不够，必须加缓冲电路，使PLL的参考与单片机的时钟相隔离; 2、晶振输出到PLL的信号线不能长，否则再…
    时间：2020/10/13
1 2
电话：0755-23068369