• 四脚及两脚无源晶振布线图例
    2023-04-05
    四脚及两脚无源晶振焊盘图: 四脚及两脚无源晶振内部结构图:     在PCB布线时,为了避免晶振输出的频率信号受干扰或减弱,建议无源晶振(晶体谐振器)的一对信号线要走成类差分的形式,走线尽量短、且要加粗并进行包地处理,效果如下图所示: 注:无源晶振的两个管脚(信号输入脚与信号输出…
  • 晶体布线设计指南
    2022-10-14
    Crystal Printed Circuit Board (PCB) Design Guidelines晶体布线设计指南 Connect the crystal and external load capacitors on the PCB as close as possible to the …
  • PCB板时钟晶振及相关元件布线原则归纳总结
    2020-10-19
    1、晶振电路连线精简原则 连线精简,尽可能短,力求线条简单明了。 2.晶振电路安全载流原则 铜线的宽度应以自己所能承载的电流为基础进行设计,铜线的载流能力取决于以下因素:线宽、线厚(铜铂厚度)、允许温升等。 3.晶振电路电磁抗干扰原则 电磁抗干扰原则涉及的知识点比较多,例如铜膜线的拐弯处应为圆角或斜…
  • 如何减少辐射对时钟信号的干扰?
    2020-10-13
    晶振在电路板中起到提供时钟信号的关键作用。我们在布线时应该优先设计晶振的位置,以规避时钟受周围信号干扰而导致电路板上电不良之隐患。 1、有正弦波输出的贴片晶振,输出负载为10k;如果10k的负载能力不够,必须加缓冲电路,使PLL的参考与单片机的时钟相隔离; 2、晶振输出到PLL的信号线不能长,否则再…
电话:0755-23068369