关于无源晶振及电容如何布板，晶诺威科技建议如下：

无源晶振的PCB布局，核心是要做到三点：近、短、净。即把晶振和电容尽量靠近芯片、走线尽量短、并做好屏蔽保护。

下面是具体的操作要点：

1、布局要点

优先固定晶振位置：

将晶振本体紧邻MCU的时钟引脚（如OSC_IN/OSC_OUT）放置，间距最好控制在12mm以内。晶振不建议放在PCB板边，尤其是带外壳的产品，否则容易引发EMI辐射超标问题。

2、电容靠近晶振：

两个负载电容应紧贴晶振的对应引脚放置。为了减少寄生电容，请尽量将晶振和电容放在芯片的同一侧，避免在时钟信号路径上使用过孔。

3、空间隔离：

在晶振周围留出空旷区域（俗称“禁布区”），建议距离其它器件4-5mm以上，以降低热耦合与串扰风险。

布线规则

1、等长、短直：

晶振两脚的走线应尽量短而直，长度控制在400mil（约10mm）以内最佳。两条走线应尽量保持长度一致、线宽相同。

2、避免干扰：

走线途中严禁拐锐角，要采用135°钝角或圆弧走线。布线时一定要远离板上的高频信号线、电源模块和电感等干扰源。

包地处理

1、立体包地：

在晶振、电容及其走线的外围，用一圈地线（Guard Ring）将其包围起来，形成一个“保护环”。

2、多层屏蔽：

在保护环上间隔100-200mil就打一个地过孔，将顶层的地与底层完整的地平面连接起来，形成立体的“法拉第笼”屏蔽效果。

晶振下方处理：

晶振正下方的投影区（相邻层）严禁走任何信号线。建议保留完整的地平面，但晶振正下方的焊盘和本体附近（约1mm内）不要铺铜，以精确控制寄生电容。

电容与电气特性

电容值精确计算：晶振所配的电容值不是随意选择的，它必须使晶振两端的等效电容（C1&C2）等于其规格书标称的负载电容（CL）。计算公式如下：

CL = (C1 * C2) / (C1 + C2) + Cstray

其中Cstray是PCB走线和芯片引脚的寄生电容（经验值通常取3-5pF）。

选型与调试：

外接电容建议优先选择NPO或C0G材质的贴片电容，其温度稳定性好。如果晶振波形出现过冲或幅度过大，可尝试在输出端（XO）串联一个几十Ω的电阻以降低驱动电平。