（CMOS输出有源晶振测试电路）

有源晶振是信号源的核心所在。在构建各种电子设备及通信系统设备等过程中，有源晶振周围的电路结构及设计对系统能否最大程度发挥功能起着重要的作用。特别是有源晶振周围电路，由于将在搭载数字电路的基板上以最高速度工作，较易产生噪音，所以在设计电路时必须对此引起足够重视。

为了降低噪音，有源晶振的周围电路该如何设计呢？

一般噪音来自三个方面：

1）来自电源线的噪音
在有源晶振的工作过程中，电源线中将产生脉动。电源线起到天线的作用将脉动作为噪音释放。防止电源噪音时重要的是如何阻止或吸收有源晶振所产生的脉动流入电源线。为此而采取的对策可防止其它元器件所产生的外来噪音进入有源晶振，因此亦可实现有源晶振的工作稳定。

2）来自输出线路的噪音
来自输出线路的噪音是指输出线路起到天线的作用将有源晶振输出的信号作为噪音释放。这种噪音的对策是使输出波形既符合所定要求又难以释放噪音，以及形成难以释放噪音的输出线路。

3）来自有源晶振的噪音
来自有源晶振的噪音是指有源晶振内部的集成电路与布线所释放的噪音。这种噪音的对策是使有源晶振的电源供给保持稳定，且在保证要求的输出波形的基础上使有源晶振稳定工作。这些是电源线及输出线路共同的对策。

各发生源的噪音释放量与流过的电流量和电流环路的大小成正比。电流量越大，或者电流环路越大，噪音的释放量越多。

有源晶振及其周围电路在流过的电流量与电流环路大小方面一般存在着下列关系：

电流量： 电源线＝有源晶振＞输出线路

电流环路的大小： 输出线路＞电源线＞＞有源晶振

从上述关系中可以看到，在有源晶振及其周围电路所产生的噪音中，输出线路所产生的最多，其次是电源线，而有源晶振本身所释放的噪音量与这两种噪音相比极小。

降低噪音对策

1） 设置稳定的电源线与接地线。

2） 对电源噪音进行过滤。

3）在基板上配置稳定的输出线路。

具体建议方法如下：

1）稳定的电源线与接地线
稳定的电源线与接地线是指大范围频带（特别是高频）中的阻抗极小，且任何点上的电平相同的导体。接地线是电路的标准电平，所以最需要保持稳定，其电路设计具体应做到表面积大且无宽度变窄之处。采用多层板时，电源线与接地线应当分别采用独立的布线层，有连接部分时应增大接触面积，以便在高频带中亦保持较小的阻抗。

2）电源线滤波
在电源线及接地线中设置滤波器，以防有源晶振的噪音流入电源线或接地线，或者防止其它电路所产生的噪音通过电源线流入有源晶振。电源线和接地线一般采用旁路电容器作为滤波器。具体步骤如下：

• 旁路电容器常用于去除噪音。它可以降低交流电源的阻抗使电路稳定工作，还可以吸收电源线中的噪音。大多噪音问题可通过选择安装适宜常数的旁路电容器来解决。
• 通常使用的旁路电容器容量大致在0.01 至0.1μF 之间。电容器容量尽可能设定为较小的数值，且将有源晶振的电源电压VCC、从接在有源晶振输出频率的约3 倍的频带内。设定时应当确认电容地线来看电源线的阻抗控制的频率阻抗特性，防止高频侧或低频侧的阻抗增大。
• 旁路电容器应尽可能安装在靠近有源晶振电源的地方。布线图案的距离越长寄生电感越大，高频侧的阻抗随之变大。布线应先连接旁路电容器后连接到电源线。这样，噪音必将通过旁路电容器，从而提高噪音去除效果。

3）稳定的输出线路
指的是能够把有源晶振输出的波形在不失真的情况下准确传输到输入对象的元器件，并能够尽可能减少噪音释放的线路。

稳定的输出线路的设置应当去除不必要的信号，例如过冲、下冲、或反射波等。而且，还应降低输出线路的作为天线释放噪音的效率，使噪音难以释放。

避免输出 下4 种方法：

• 连接串联电阻。
• 连接终端电阻。
• 连接滤波器。
• 输出线路的阻抗匹配。

各方法的具体说明如下：

a） 连接串联电阻

有源晶振连接输入对象的元器件时，通常将产生过冲、下冲或振铃等波形变形。这些变形的波形中含有振荡频率的约 3-7倍的射频成份，将引发噪音，所以必须去除。为了去除射频成份，应在有源晶振的输出端与输出线路之间连接串联电阻，串联电阻最佳值可通过实验得出。实验方法是边用示波器等观察输出波形，边将串联电阻值从小逐渐调大，得出过冲、下冲等消失时的电阻值。

b）连接终端电阻

终端电阻是否连接取决于所使用的数字或模拟信号种类，以及输出波形的时钟线的种类。
输出波形的失真一般出现在输出线路的阻抗与输入对象元器件的输入阻抗不匹配的情况之下。非匹配状态的行进波在输入端被反射后，反射波与行进波相重叠使输出波形出现紊乱，从紊乱部分产生高频率的噪音。将有源晶振的输出分支传送到多只元器件使用时，上述波形失真或引起触发误差，因此阻抗匹配十分重要。

c)连接滤波器

通常可以使用串联电阻或终端电阻对输出波形进行整形。若由此仍然无法完全解决问题，则使用滤波器。使用滤波器可去除高频率的噪音，但 tr、tf 将变大（脉冲前后沿变圆）。因此必须选择能够满足 tr、tf 特性的滤波器。尚需注意的是，如果在滤波器中使用了电容较大的电容器，则将使电流量变大，反而促使释放的噪音变大。

d）输出线路的阻抗匹配。
可以将输出线路电路图案设计成减少输出线路中的波形反射，避免使用直角方式拐角，以此使输出线路的阻抗保持一致。

最后介绍减少噪音释放的两项最重要方法。

a）缩短输出线路
输出线路是电路中最容易释放噪音的部分。为此，在设计电路图案之际，应当最优先设计输出线路部分，采用长度最短、无阻抗变动的最佳输出线路图案。缩短后的输出线路布线的谐振频率将变得更高。输出的信号随频率增大而衰减，从而导致释放的噪音减少。

b）缩小电流环路
如之前所述，来自输出线路的噪音释放量与电流环路的大小成正比。因此，必须尽量缩短有源晶振和输入元器件的输出线路与接地线长度，故而亦可采用在输出线路的背面印制接地线的方法。

综上所述，有源晶振周围电路的适宜设计对减少噪音极为重要。只要电路设计妥善适宜，即可避免噪音问题，从而充分发挥元器件本身所具有的性能。

拓展阅读：无源晶振电路：近端和远端相位噪声

近端相位噪声

近端相位噪声通常指距离载波频率较近的频率范围内的噪声水平。这一区域的噪声主要由晶体本身的参数决定，包括晶体的谐振频率、品质因数（Q值）、等效串联电阻（ESR）等。
谐振频率：晶体的谐振频率决定了其工作的基本频率，是晶振性能的基础。

品质因数（Q值）：晶体的Q值越高，其频率稳定性越好，近端相位噪声通常越低。高Q值的晶体谐振电阻较小，因此起振速度更快，有助于降低近端相噪。

等效串联电阻（ESR）：ESR反映了晶体在振荡过程中的能量损耗。较小的ESR有助于减少能量损失，提高振荡信号的稳定性和强度，从而降低近端相噪。

此外，晶体的制造工艺和材料也会对近端相位噪声产生影响。优质的制造工艺和材料能够减少晶体内部的缺陷和杂质，从而降低噪声水平。

远端相位噪声

远端相位噪声则指距离载波频率较远的频率范围内的噪声水平。这一区域的噪声更多地依赖于晶体匹配的振荡IC（集成电路）的特性。

振荡IC的设计：振荡IC的设计，包括放大器的噪声水平、电源噪声抑制能力、电路布局等，都会对远端相位噪声产生影响。良好的振荡IC设计可以有效地降低远端相位噪声。

电源噪声：电源噪声是远端相噪的重要来源之一。通过增加电源去耦电容、优化电源管理等方式，可以有效地减少电源噪声对远端相噪的影响。

电路布局：合理的电路布局可以减少信号干扰和延迟，确保晶振信号的完整性，从而降低远端相噪。

电性能参数对近端远端相噪的综合影响

在晶振电路设计中，起振时间、负载电容等电性能参数也对近端和远端相位噪声有重要影响。

起振时间：起振时间的长短主要由晶体的谐振电阻和振荡器的负性阻抗共同决定。高Q值的晶体谐振电阻较小，起振速度更快。

负载电容（CL）：负载电容的大小不仅影响振荡器的负性阻抗，还会对近端和远端相噪带来不同的影响。较小的负载电容使负性阻抗变大，起振速度更快，牵引量更大，但同时也更容易受到杂散电容的影响。这对近端相噪有利，但可能增加远端相噪。较大的负载电容则相反，有助于提升远端相噪的稳定性，但可能对近端相噪不利。

拓展阅读：晶振相位噪声和频率稳定度有什么区别？

相位噪声和频率稳定度都可以反映出晶振输出频率的稳定程度，但它们关注的是不同时间概念下的频率变化。对于通信、GNSS、雷达、基站、高速数据传输、精密测量和时钟同步等应用，相位噪声和频率稳定度都非常重要。

什么是频率稳定度？

频率稳定度是晶振输出频率在一定时间、温度或环境条件下的变化程度。通常与以下因素有关：温度变化、电源电压变化、负载变化、晶体老化、机械应力、PCB应力、环境振动。

例如一颗10MHz、±10ppm的晶振：

实际频率相对于10MHz标称值的允许偏差

10MHz × 10ppm = ±100Hz

频率在9,999,900Hz ～ 10,000,100Hz范围

什么是相位噪声？

相位噪声是实际振荡信号相对于理想载波，在不同偏移频率处产生的随机相位波动。通常用dBc/Hz表示。例如1kHz偏移处相位噪声为-145dBc/Hz。这个参数描述的是距离载波频率1kHz的位置，存在多少相位噪声能量。

为什么±10ppm不等于相位噪声好？

晶振A：±10ppm，近端相位噪声较低

晶振B：±10ppm，近端相位噪声较高

两个都可能满足±10ppm的频率要求，但在GNSS接收机、雷达或者高速通信系统中，晶振B可能无法满足系统的噪声要求。反过来说，一颗晶振可能有非常好的相位噪声表现，但温度变化之后频率偏移较大。

频率稳定度主要受什么影响？

1. 温度：晶体的谐振频率会随着温度变化而变化。温度变化较大的应用需要关注Frequency Stability/Temperature Stability。这也是TCXO能够提高频率稳定性的主要原因之一。

2. 晶体老化：石英晶体长期工作后，其机械结构和材料状态会发生非常微小的变化，从而导致频率逐渐漂移。高精度应用除了关注初始ppm，还需要关注±ppm/year。

3. 负载电容：晶振的实际工作频率会受到负载电容影响。如果PCB寄生电容、MCU管脚电容和外部匹配电容发生变化，都可能导致实际频率发生偏移。

4. 电源和环境：对于有源晶振，电源电压变化也可能影响输出频率。机械振动、PCB应力和温度变化同样会影响频率稳定性。

相位噪声主要受什么影响？

1. 晶体Q值：石英晶体有非常高的Q值。一般来说，在其他条件相近的情况下，

高Q值
↓
更好的频率选择性
↓
有利于低相位噪声

但不能简单理解为Q值越高，相位噪声一定越低。实际相噪还受到振荡器电路和工作点影响。

2. 振荡器本身的噪声：有源晶振内部包含振荡电路、放大器、输出缓冲器、电源管理电路。这些电路自身都会产生噪声。尤其是振荡器的闪烁噪声（Flicker Noise）会对近端相位噪声产生明显影响。

3. 电源噪声：如果电源存在DC-DC纹波、开关噪声、高频干扰，这些噪声可能通过电源耦合进入振荡器，从而恶化相位噪声。

4. PCB布局：晶振附近如果存在高速数字信号、DDR、SerDes、DC-DC、RF线路，可能通过电磁耦合或电源/地噪声影响晶振。对于低相噪应用，PCB布局非常重要。

近端相噪和远端相噪

晶体Q值、晶体损耗、振荡器闪烁噪声、机械振动、温度变化、低频电源噪声等影响近端相噪（1Hz、10Hz、100Hz、1kHz）。

振荡器宽带噪声、输出Buffer、电源纹波、PCB串扰、输出负载、高频数字噪声等影响远端相噪（10kHz、100kHz、1MHz）。

不同应用应该关注什么？

普通MCU：标称频率、±ppm、CL、ESR、温度范围、起振性能。相位噪声通常不是第一优先级。

RTC：32.768 kHz、ppm、温度稳定性、Aging、CL、ESR、低功耗。因为RTC长期计时，所以频率稳定度通常比相位噪声更加重要。

GNSS：还需要额外关注TCXO频率稳定度、相位噪声、Aging、温度特性。因为本振频率和噪声都会影响接收机性能。

5G/5G-A与基站：频率稳定度、相位噪声、抖动、时间同步、温度稳定性。
雷达：在汽车77GHz毫米波雷达应用中，相位噪声十分重要。因为本振噪声会影响距离和速度检测能力，并可能影响系统的杂波和检测性能。

PCIe、SerDes等高速接口：需要额外关注Jitter（抖动）和Phase Noise（相位噪声）。

常见问题

1、±10ppm和-120dBc/Hz哪个更好？

不能直接比较。两者描述的是不同指标，一个是频率偏差/稳定度，一个是相位噪声，而且相位噪声还必须注明具体Offset Frequency。

2、ppm越小，相位噪声就越低吗？

不一定。ppm和相位噪声不是一一对应关系。

3、相位噪声越低越好吗？

在其他条件相同，并且系统对相噪敏感的情况下，相噪是越低越好。但不能为了追求更低相噪而忽略成本、功耗、起振裕量和频率稳定度。

4、普通MCU需要关注相位噪声吗？

不需要把相噪作为主要的参数。对于普通MCU时钟，频率、ppm、CL、ESR、起振性能和温度范围通常更加重要。