一颗晶振能为多个芯片同时提供参考时钟信号吗？ 举例：在某款控制主板上有CPU、CPLD、网络处理ASIC、时钟发生器等多颗芯片，都需要25MHz的参考时钟信号，可以选择的方案有： 方案1： 选择一颗晶振同时为几个芯片提供参考，这种方案很大的弊端是时钟信号完整性问题（如晶诺威科技产常规有源晶振的负载为…

时间：2022/07/11

对于数字电路来说，VCC是电路的供电电压,VDD是芯片的工作电压(通常Vcc>Vdd)。有些IC既有VDD引脚又有VCC引脚，说明这种器件自身带有电压转换功能。VSS是接地点。 VCC：C=circuit 表示电路的意思, 即接入电路的电压 VDD：D=device 表示器件的意思, 即器件内…

时间：2022/07/11

差分信号中间一般是不能加地线。因为差分信号的应用原理最重要的一点便是利用差分信号间相互耦合(coupling)所带来的好处，如flux cancellation，抗噪声(noise immunity)能力等。若在中间加地线，便会破坏耦合效应。 附：MEMS差分振荡器SiT9121主要参数: 频率范围…

时间：2022/07/10

如果在EMC测试中发现时钟信号的谐波超标严重，在PCB设计中该如何抑止电磁辐射呢？ 首先，EMC的三要素为辐射源，传播途径和受害体。而传播途径分为空间辐射传播和电缆传导。所以，要抑制谐波，首先看看它传播的途径。电源去耦（在电源引脚上连接去耦电容）是解决传导方式传播，此外，也要考虑必要的匹配和屏蔽。 …

时间：2022/07/09

PCBA如何避免高频信号干扰？ 在PCBA上，避免高频干扰的基本思路是尽量降低高频信号电磁场的干扰，也就是所谓的串扰(Crosstalk)。 为避免高频干扰，晶诺威科技建议方法如下： 1、拉大高速信号和模拟信号之间的距离 2、增加groundguard/shunttraces在模拟信号旁边 3、注意…

时间：2022/07/08

很多PCB厂家在PCB加工完成出厂前，都要经过加电的网络通断测试，以确保所有连线正确。同时，越来越多的厂家也采用X光测试，检查焊接、蚀刻或层压时的一些可能性故障。 对于贴片加工后的成品板，一般采用ICT测试检查，这需要在PCB设计时添加ICT测试点。如果出现问题，也可以通过一种特殊的X光检查设备排除…

时间：2022/07/07

如何使用示波器验证晶振已经起振？ 1、针对有些⽰波器，如果探头不打到衰减档可能会引起晶振停振,因此请首先将探头调至衰减档10X档位。 2、给电路板正常上电。 3、⽤⽰波器探头连接晶振两个管脚中任意⼀个引脚与地线。 4、如果⽆源晶振已经起振，当示波器探头测试晶振两个管脚时，即可以观测到振荡波形且频率与…

时间：2022/07/06

受热起振或受热停振，都说明晶振的工作不稳定。 那么，为何在电路中，晶振会因工作温度的变化而出现频率不稳定的现象呢？ 原因有二：一则是晶振本身品质不良；二则是振荡电路出现问题。 首先，当晶振本身品质不良，常见为晶振电阻在某个高温区域出现跳变，主要是突然变大时，晶振将会停振。另外一种现象是晶振低温停振。…

时间：2022/07/05

石英晶体振荡器的振幅条件是振荡起动及能正常持续振荡的条件，回路上的负性电阻绝对值│-R│。 负性电阻 |- R| = Rtest + Re Rtest=与晶振串联连接纯电阻 Re=振荡时的有效电阻=R1(1+C0/CL)^2 建议振荡宽限为晶振等效串联电阻RR的5倍之上：│-R│≥ 5RR；电路进入…

时间：2022/07/04

晶片破损及电阻值变异引发晶振停振问题分析如下： 不良晶振为49S与圆柱体晶振，安装方式为手工焊接。不良品在我司S&A 250B上测试，数据如下： 数据组1   数据组2 数据组3 数据组4 排除误判以外，分析如下： 1、针对测试数据组1~3及晶振49S不良品开壳观测，发现晶片出现裂…

时间：2022/07/02