• 芯片对晶振外接匹配电容的配置要求
    2024-09-09
    (该芯片推荐晶振负载电容为:最小值5pF,典型值7pF,最大值9pF) 关于芯片对晶振外接匹配电容的配置要求,需要仔细阅读芯片手册相关内容。 举例:某款芯片对晶振外接电容配置说明如下: On-chip default connected capacitance including reference…
  • NPO和C0G是同一种电容吗?
    2024-08-29
    NPO和C0G是同一种电容吗? 答:NPO其实应该是NP0(零)。 一般大家习惯写成NPO。这是Negative-Positive-Zero 的简写,用来表示的温度特性。说明NPO 的电容温度特性很好,不随正负温度变化而出现容值漂移。C0G 是I 类陶瓷中温度稳定性最好的一种,温度特性近似为0,满足…
  • 关于外接电容COG(NPO)贴片电容选型注意事项
    2024-08-18
    (无源晶振电路中的外接匹配电容CL1和CL2) COG(NPO)贴片电容简述 COG(NPO)贴片电容属于Class 1温度补偿型电容。它的容量稳定,几乎不随温度、电压、时间的变化而变化。尤其适用于高频电子电路。 COG(NPO)贴片电容特性 具有最高的电容量稳定性,在-55℃~125℃工作温度范围…
  • 关于无源晶振电路中外接电容CL1和CL2的选取
    2024-06-02
    关于无源晶振电路中外接电容CL1和CL2的选取,晶诺威科技解释如下: 英文解释: For CL1 and CL2,it is recommended to use high quality ceramic dielectric capacitance (typically) between 5pF …
  • 外接电容选择不当会对晶振电路造成什么影响?
    2024-05-25
    外接电容选择不当会对晶振电路造成什么影响? 如果晶振的外接电容值选择不当,可能会对电路产生以下影响: 1、频率稳定性:电容值过小可能导致频率稳定性下降,容易受到外界因素的干扰。电容值过大可能会使频率偏离标称值。 2、起振问题:电容值不合适可能导致晶振无法正常起振或起振困难。 3、功耗增加:不恰当的电…
  • 晶振两端电容对时间的影响是什么?
    2024-02-05
    晶振两端电容对时间的影响是什么? 答:晶振两端电容越大,时间越慢;晶振两端电容越小,时间越快。 晶诺威科技解释如下: 一般情况下,增大无源晶振的负载电容将会使其振荡频率下降。负载电容越大,其振荡越稳定,但是会增加起振时间和功耗。 晶振两端电容大小对电路的稳定性有着重要影响。合适的电容大小可以提高电路…
  • 晶振匹配电容的大小有没有区别?
    2023-09-17
    晶振匹配电容的大小有没有区别? 答:有很大区别。 晶诺威科技解释如下: 与晶振匹配的外接电容过大,会造成晶振实际输出频率偏负向(系统时钟变慢)、起振慢或者停振。 与晶振匹配的外接电容过小,会造成晶振实际输出频率偏正向(系统时钟变快)。 总之,晶振的外接电容既然叫“匹配电容”,就是既不能大,也不能小,…
  • 无源晶振外接电容与负载电容CL不匹配会出现什么情况?
    2023-06-19
    无源晶振外接电容与负载电容CL不匹配会出现什么情况? 答:如果外接电容过小,晶振输出频率会偏快;反之,如果外接电容过大,晶振输出频率会偏慢,甚至停振。
  • 在晶振起振电路中的Cstray指的是什么电容?
    2023-04-03
    在晶振起振电路中的Cstray指的是什么电容? Cstray,简称Cs,指的是晶振引脚至芯片管脚的走线电容(即杂散电容总和,包括电路走线、晶振引脚及芯片引脚的所有寄生电容)。一般Cstray的典型值取3~5pF或4~6pF之间。 因为电路板走线设计或复杂程度不同,杂散电容存在不同差异。需要指出的是,…
  • 选择MCU无源晶振及外部器件的简易指南
    2023-02-17
    选择MCU无源晶振及外部器件的简易指南,介绍如下: 第一步:增益裕量(Gainmargin)计算 选择一个晶振(参考MCU的数据手册确定晶振的频率)。 计算晶振的增益裕量(Gainmargin)并检查其是否大于5。 如果Gainmargin <5,说明这不是一个合适的晶振,应当再挑选一个低ES…
电话:0755-23068369