• 不合理的PCB设计也可能造成晶振不起振
    2023-01-03
    不合理的PCB设计也可能造成晶振不起振,归纳五点建议如下: 1、若无源晶振距离板边太近,则易导致晶振辐射杂讯或超声波焊接破坏,建议离PCB板边10mm以上。晶振位置不合理设计,如下面两图所示:       (图一) (图二) 2、无源晶振电路尽可能地靠近芯片的时钟管脚放…
  • 关于晶体谐振器电路应用三个常见误区
    2022-10-15
    关于晶体谐振器电路应用三个常见误区,晶诺威科技为您整理如下: Drive level 驱动电平 Applying excessive drive level to the crystal units may cause deterioration of characteristics or dama…
  • 为何晶振的时钟电路要优先设计?
    2022-10-09
    我们都知道,构建一套完整且正确的数字电路需要做出很多复杂的步骤。为了实现某些特定的功能及性能,我们除了选取合适的电子元件以外,还要考虑如何以最佳的方案把它们构建在一起。那么,何时是一个最佳的时间来解决时钟信号的问题呢?换句话说,晶体谐振器或晶体振荡器是优先考虑还是放在最后再考虑呢? 晶诺威科技认为在…
  • 无源晶振,有源晶振与石英晶体的关系
    2022-08-07
    石英晶体谐振器、石英晶体振荡器、石英晶体滤波器均为石英晶体元器件。我们常说的无源晶振其全称是石英晶体谐振器,而有源晶振则是指石英晶体振荡器,它们都是石英晶体元器件中的一种。 石英晶体是一种压电晶体。压电晶体当受特定方向挤压或拉伸时,它的两端就会产生不同的电荷。根据效应情况不同,分为正压电效应与逆压电…
  • 晶振时钟信号干扰源:是寄生电容、杂散电容还是分布电容?
    2022-07-18
    寄生的含义就是本来没有在那个地方设计电容,但由于布线之间总是有互容,互容就好像是寄生在布线之间的一样,所以叫寄生电容,又称杂散电容。 寄生电容本身不是电容,根据电容的原理我们可以知道,电容是由两个极板和绝缘介质构成的,那么寄生电容是无法避免的。比如一个电路有很多电线,电线与电线之间形成的电容叫做寄生…
  • 关于晶振起振时间太慢原因分析及解决方案
    2022-07-15
    (无源晶振电路) 我们都知道,当汽车起步时受到的阻力越大(比如由自身重力或地面摩擦力引起等),或当我们提供给它的动力越小时,汽车起步就会越慢。其实晶振起振慢和汽车起步慢是一个道理: 无源晶振的起振时间在很大程度上依赖于晶振的特性和电路布局。在施加正常的激励功率之下,串行等效电阻(ESR)过大和外围电…
  • 无源晶振与CPU连接图及分频电路图解
    2022-07-13
    (无源晶振与CPU连接图)   CPU需要复杂的时序电路完成不同的指令功能。一般时钟信号可以由两种信号产生:一种是内部方式,利用芯片内部的振荡电路,产生时钟信号;另一种为外部方式,时钟信号由外部引入,时钟晶振就是芯片的外部时钟信号源。 (分频电路图解) 时钟晶振的主要作用是通过分频电路向显…
  • 关于晶振受热起振或受热停振的问题
    2022-07-05
    受热起振或受热停振,都说明晶振的工作不稳定。 那么,为何在电路中,晶振会因工作温度的变化而出现频率不稳定的现象呢? 原因有二:一则是晶振本身品质不良;二则是振荡电路出现问题。 首先,当晶振本身品质不良,常见为晶振电阻在某个高温区域出现跳变,主要是突然变大时,晶振将会停振。另外一种现象是晶振低温停振。…
  • 不同封装尺寸晶体/无源晶振的激励等级参考
    2022-07-04
    晶诺威科技不同封装尺寸晶体/无源晶振的激励等级建议参考值如下:   49S/49SMD无源晶振: 100uW Typical (500uW Max.) 49U无源晶振: 100uW Typical (500uW Max.)。49U晶振产品图如下: SMD无源贴片晶振MHz: 10uW Ty…
  • 无源晶振起振电路设计:C0/C1,CL及RR说明
    2022-07-01
    无源晶振起振电路设计:关于C0/C1, CL及RR说明如下: C0/C1对晶体稳定性的影响 晶体(无源晶振)的静态电容C0和动态电容C1大小,与晶片电极面积大小(体积大小)成正比,不同厂家设计C0也有差异。 同一频率C0/C1的不同会影响振荡电路的稳定性: C0/C1大,频率上升到标称频率前电抗变大…
电话:0755-23068369