时钟信号在电路板中,起到重要的类似“信号灯”的作用。若时钟信号受到足够干扰,可能电路板系统紊乱,表现形式为不开机或开机不良。因此,我们建议在设计时钟信号走线时,请注意以下内容:
晶振时钟信号走线的方式取决于你所采用的分配方案:比如是公共时钟同步还是源时钟同步,要不要加时钟分配器件,加几级驱动等。
实际走线长短根据分配方案和拓扑结构具体计算(当然,信号线路越短越好),时钟分配器件下要铺铜,未用引脚用1K电阻下拉到地。多级驱动要加PLL补偿(补偿值的大小需要计算)。
建议晶振输出的时钟信号不要分叉。若实在没有办法而必须要分叉的话,最多分两路(特指低速,高速必须点对点),其他情况必须加时钟驱动。时钟驱动最多带2个负载。提醒一下,时钟信号分叉后相位存在跑偏隐患。
在晶振时钟信号线路布局上,需要注意以下九个基本要点:
- 时钟电路周围走低速低压信号电路
- 远离电源
- 在同层走线
- 保证阻抗连续
- 尽量走在少受杂散信号干扰的内层
- 晶振不要靠近电路板边缘
- 走等长线的部分周围要留出足够的空间(注意3W规则,100M以上时钟线必须拉圆弧线)。点对点、菊花链结构最常用。
- 晶振下最好不要走线,尤其是高速信号线。
- 注意大电容焊盘的特殊处理,要求保证电流供电能力。
了解更多晶振相关资讯,请点击晶诺威官网以下链接:
- 如何减少辐射对时钟信号的干扰?
- 如何降低电磁对晶振时钟信号的干扰
- 晶振频率受干扰的不良现象和解决方案
- PCB晶振布线抗干扰(EMI)设计介绍
- 为何说提供时钟信号的晶振是数字电路的心脏?
- PCB设计中晶振时钟信号电路介绍
- 晶振PCB正确布线需要哪些注意事项?
- 从软件角度看晶振的作用及MCU工作流程
- EMC测试项目及电磁波对晶振的影响
- 晶振位于线路板边缘会带来哪些隐患?
- 晶振受电磁干扰的解决方案
- 晶振到芯片的距离为何越近越好?
- 如何选择高品质晶振生产厂家?
- 晶振振荡电路中负性阻抗到底是什么?
- 你对晶振的激励功率了解有多少?
- 晶振的激励功率怎么设定
- 有源晶振的输出波形分类和应用介绍
- 晶振输出波形和电路形式介绍
- 有源晶振电路设计:如何降低噪音
- 振荡电路的工作原理介绍