晶振走线（连接晶振两端的线）本身是关键的高频小信号线，布线时需要特别注意。

核心原则可以总结为：

晶振下方的区域以及其走线，应被视为一个独立的敏感模拟区，与其它数字信号线（如 I2C、SPI、UART、GPIO）进行物理隔离。

下面是具体的对比和规则：

1、 晶振走线的自身要求

尽量短：

晶振应紧邻芯片的 XIN/XOUT 引脚放置，走线长度尽量控制在 5-10mm 以内。越短，天线效应和受干扰的概率越小。

尽量直：

避免过孔和不必要的弯曲。如果需要拐弯，用135°钝角或圆弧，避免90°直角。

尽量等长：

XIN 和 XOUT 两根线长度基本相等。不等长会引入相位差，影响振荡的稳定性，尤其对 32.768kHz 这种低频高阻抗晶振影响更明显。

宽度一致：

走线宽度与晶振引脚、芯片引脚宽度匹配，避免阻抗突变。

包地处理（推荐）：

在晶振走线的两侧和下方（下一层）铺地铜，并打上密集的地过孔。这能形成同轴保护，减少辐射和外界干扰。

2、 晶振走线与其它信号线的关系（核心规则）

3、 为什么 32.768kHz 晶振尤其敏感？

高阻抗：

32.768kHz 晶振的等效电阻（ESR）通常高达 30kΩ~70kΩ。信号极其微弱，像一根高灵敏度的天线。

低频不等于不怕干扰：

虽然频率低，但晶振内部的振荡波形是正弦波，其高次谐波（几百 kHz 到几 MHz）很容易和附近的数字信号（如 I2C 的 400kHz 时钟）发生频率牵引，导致频率跳变。

4、 实际布线检查清单

当你的 PCB 上有 I2C、SPI 或 GPIO 等信号时，请确认：

✅ 晶振是否离芯片足够近（< 5mm 为佳）？

✅ XIN/XOUT 走线下方是否有完整的、不被切割的地平面？

✅ 数字信号线是否距离晶振和这两根线至少 0.5mm 以上？

✅ 晶振下方（背面）是否没有布任何信号线？（只放地铜）

✅ 外部匹配电容的地是否直接、短路径连接到芯片的地或主地平面？

一个特别提醒

举例，如果你在32.768KHz晶振旁边或下方布置了：

– I2C 时钟线（SCL）

– SPI 时钟线（SCK）

– 高速 PWM 输出

– 开关电源的开关节点（SW）

这些信号很容易让晶振停振或频率跳变。轻则 RTC 走时每天差几分钟，重则系统无法启动。