晶振上串电阻能改善EMI吗？

答：是的，在晶振输出端（通常是驱动输出脚，如XOUT）串联一颗电阻，确实可以改善EMI（电磁干扰），这是硬件设计中一种常用且有效的手段。串配合适的电阻能有效改善EMI，但阻值需精心调试，并在起振可靠性和EMI性能之间做平衡。这是低成本、从源头抑制谐波的好方法。

它的原理主要是：

1、 降低过冲，抑制高次谐波

有源晶振输出的通常是方波，方波的边沿越陡峭，其高次谐波分量就越丰富、能量越强。这些高频谐波容易通过走线或线缆辐射出去，造成EMI问题。串联电阻会与晶体的负载电容、走线分布电容等形成RC滤波效应，减缓方波的上升/下降沿，从而有效抑制高次谐波的幅度，从源头减小辐射。

2、 阻抗匹配，减少反射

晶振输出端到负载（如MCU）的走线存在特性阻抗。如果源端、走线和负载阻抗不匹配，信号会发生反射，导致波形振铃（ringing）。振铃本身就是高频振荡，会恶化EMI。串联电阻靠近源端放置，与源端输出阻抗之和接近走线特性阻抗，可实现源端阻抗匹配，吸收反射能量。

实际应用中的关键点：

电阻位置：

必须紧靠晶振的输出引脚（XOUT）放置，与晶振之间的走线要尽可能短。

电阻值：

通常选择 0Ω ~ 1kΩ 之间，常见值为 22Ω、33Ω、56Ω、100Ω、330Ω。从0Ω开始逐步增加，观察波形（边沿变缓但无过冲）和EMI测试结果。

阻值并非越大越好：

过大的电阻会过度拉长边沿，导致波形接近正弦波，可能引起MCU时钟抖动、频率不稳定甚至无法起振。

影响对象：

主要针对串联谐振型无源晶振电路（最常见，晶振两端各接一个电容到地）。对于并联谐振型或某些低功耗设计，串联电阻可能影响负阻抗，需谨慎验证起振余量。

与其他方法的对比：

串联电阻：

简单、低成本，对正常频率衰减极小，主要抑制谐波。适用于边沿过冲明显的情况。

增加负载电容：

也会减缓边沿，但会影响振荡频率的精确度，且降幅有限。

展频时钟：

效果更好但芯片需支持，成本高。

PCB 屏蔽/滤波：

被动补救，不解决源头。

重要提醒：

务必测试：

修改电阻值后，必须确认晶振能可靠起振（尤其在低温、低电压下）且频率精度符合要求。可以先串联一个可调电阻，在实际板上边测波形边调试。

不是必需：

如果晶振输出波形边沿已足够平滑、无过冲和振铃，且EMI测试通过，就无需串联电阻。

不串于输入脚：

电阻应串在无源晶振输出脚（XOUT），不应串在无源晶振输入脚（XIN），因为XIN处的信号非常微弱，串电阻可能阻止其起振。