PCB板布线:24MHz无源晶体可以放在背面吗?

答：在PCB板上，24MHz无源晶体背面（相邻层）布线风险较高，通常不建议。影响大小取决于走的是什么信号，但最稳妥的做法是保持晶体正下方区域的完整地平面，不走任何其他信号线。

关于其主要风险与影响，晶诺威科技分析如下：

1、 引入噪声与干扰

无源晶体产生的振荡信号很微弱，容易受外部电磁干扰。如果在背面走线，尤其是高速或强干扰信号线，它可能作为天线引入额外噪声，影响晶体性能，甚至导致时钟抖动或起振困难。

2、 破坏参考地平面

厂商布局指南通常要求在晶体电路正下方的相邻层放置连续的地平面，以屏蔽干扰并提供稳定的参考。如果在背面走线，会在地平面上开槽或割裂，破坏其完整性，屏蔽效果大打折扣。

3、 增加寄生电容

晶体下方的走线会与晶体引脚之间产生寄生电容。PCB走线及引脚上的寄生电容Cs是计算匹配电容的关键参数，典型值约 10pF。额外的走线会让实际寄生电容变得不可控，导致负载电容失配，影响频率精度。

（晶振的Layer-1和Layer-2层均净空处理）

如果布线实在无法避免

在多层板中，如果空间受限，背面走线勉强可以接受，但必须满足以下条件：

1、绝对禁止高速/强干扰信号：

晶体背面只能走极低速、非关键的静态信号线。任何时钟、数据总线、电源开关或射频走线都必须远离。

2、保证地平面优先：

晶体正下方的相邻层应优先作为完整地平面。如果必须走线，应只走很短、少量的线，并确保地平面在晶体引脚周围依然完整。

3、参考官方指南：

GD32 等厂商的应用手册中明确指出，时钟电路区域尽量禁空，不走任何与时钟无关的走线。ST 和 TI 的指南也强调在相邻层放置连续地平面。

建议操作

优先修改布局将24MHz晶体及其匹配电容尽量靠近MCU时钟引脚，并确保它们正下方（Layer 2）是完整的 GND平面。其他信号线请绕行或换层，不要在晶体投影区域内穿越。